# Mục Lục Chương 5

5.1. TRANSISTOR TRƯỜNG CHUYỂN TIẾP JFET – JUNCTION FET ..... 1

5.1.1. Cấu tạo ..... 1

5.1.2. Nguyên lý hoạt động và đặc tuyến Volt - Ampere ..... 2

5.1.3. Các thông số của JFET: ..... 5

5.1.4. So sánh giữa BJT và JFET: ..... 6

5.2. TRANSISTOR TRƯỜNG MOSFET ..... 7

5.2.1. MOSFET kênh có sẵn (D_MOSFET – Deleption MOSFET): ..... 7

5.2.2. MOSFET kênh cảm ứng (E_MOSFET – Enhancement MOSFET): ..... 11

TÀI LIỆU THAM KHẢO ..... 15

CHƯƠNG 5

# ĐẠI CƯƠNG VỀ TRANSISTOR TRƯỜNG (FET – FIELD EFFECTT TRANSISTOR).

Chương trước chúng ta đã khảo sát BJT là linh kiện lưỡng cực, sử dụng cả hai loại hạt dẫn đa số và thiểu số để tạo ra dòng điện. Chương này ta sẽ khảo sát transistor trường (FET) với đặc điểm dòng điện được điều khiển bằng áp và chỉ sử dụng một loại hạt (hạt đa số) để tạo ra dòng điện nên thuộc loại đơn cực tính (unipolar).

Có 2 loại FET được trình bày trong chương này là JFET (transistor trường chuyển tiếp -Junction FET) và MOSFET (Transistor trường cực cổng cách ly - Metal oxide semiconductor FET). MOSFET lại được chia làm 2 loại MOSFET: E-MOSFET (Enhancement MOSFET – MOSFET kênh có sẵn) và D-MOSFET (Depletion MOSFET – MOSFET kênh cảm ứng).

FET là một linh kiện rất quan trọng, ra đời sau và có nhiều ưu điểm hơn BJT nên được sử dụng trong nhiều lĩnh vực điện tử, thiết kế và xây dựng các mạch điện tích hợp cho các máy tính…

## 5.1. TRANSISTOR TRƯỜNG CHUYỂN TIẾP JFET – JUNCTION FET

### 5.1.1. Cấu tạo




*Hình 5.1. Cấu trúc và kí hiệu của JFET kênh n và JFET kênh p.*

JFET là linh kiện bán dẫn có 3 cực, cấu trúc và kí hiệu của JFET kênh n và JFET kênh p như hình 5.1.

Cấu trúc đơn giản hoá của JFET kênh n có thể được mô tả như sau. Trên hai đầu của một thỏi bán dẫn hình trụ loại N, pha ít tạp chất, người ta gắn 2 điện cực, đặt tên là ***cực máng D – Drain*** và ***cực nguồn S – Source*** như hình 5.1. Vòng theo chu vi của thỏi bán dẫn người ta tạo thành vùng bán dẫn loại P, đặt điện cực kim loại tiếp xúc và đưa ra thành ***cực cổng G – Gate*** (hay còn gọi là cực điều khiển). Ranh giới của hai vùng bán dẫn khác loại sẽ tạo thành miền nghèo như hình 5.1. Do

vùng bán dẫn loại P không bao phủ toàn bộ chu vi thỏi bán dẫn loại N nên dọc theo thỏi bán dẫn loại N vùng mà miền nghèo không choán chỗ được gọi là kênh dẫn. Chức năng của kênh dẫn rất quan trọng vì dòng điện chạy trong JFET là dòng điện chạy qua kênh dẫn.

Tương tự cho cấu trúc của JFET kênh p.

### 5.1.2. Nguyên lý hoạt động và đặc tuyến Volt - Ampere

Phần sau sẽ giải thích hoạt động cơ bản của JFET kênh n. Các bạn có thể giải thích tương tự cho JFET kênh p.

***Để JFET hoạt động thì ta cần phân cực hai mối nối DS và GS, lưu ý rằng JFET luôn hoạt động với chuyển tiếp pn của mối nối GS được phân cực ngược.***

**a. Xét trường hợp $V_{GS}$ = 0 (ngắn mạch GS – short GS), $V_{DS}$ có giá trị dương:**




*Hình 5.2. Mạch phân cực cho JFET kênh n với $V_{GS}$ = 0.*

Với chiều điện áp $V_{DD}$ phân cực như hình 5.2, các điện tử sẽ di chuyển từ cực nguồn S đến cực máng D và bị hút về phía cực dương của nguồn $V_{DD}$ tạo nên dòng điện $I_D$ ngược chiều với chiều chuyển động của hạt dẫn. Dòng điện này chạy vào cực D chạy dọc theo kênh dẫn và chạy ra khỏi cực S nên ta luôn có

$$I_D = I_S \tag{5.1}$$

Vì chuyển tiếp pn của mối nối GS luôn được phân cực ngược nên ta có

$$I_G \approx 0 \tag{5.2}$$

***Hai biểu thức (5-1) và (5-2) là luôn đúng với mọi trường hợp phân cực của cả hai luôn JFET kênh n và kênh p.***

Cụ thể hơn, khi cố định $V_{GS}$= 0 và điện áp $V_{DS}$ tăng từ 0 Volt đến vài Volt, tương đương với điện áp phân cực ngược cho chuyển tiếp pn tăng lên. Tuy nhiên lúc này điện áp $V_{DS}$ còn khá nhỏ nên hầu như không ảnh hưởng đến bề dày miền nghèo và tiết diện kênh dẫn nên điện trở kênh dẫn hầu như không đổi, được xem như là hằng số. Dòng điện $I_D$ sẽ tăng và xác định theo định luật Ohm với $V_{DS}$. Khi $V_{DS}$ tăng lớn hơn thì bề rộng miền nghèo tăng lên, tiết diện kênh dẫn giảm dần. Khi $V_{DS}$ đạt giá trị Vp thì hai vùng nghèo chạm nhau tại một điểm và hiện tượng thắt kênh xảy ra như hình 5.4. Trong vùng này quan hệ $I_D$ và $V_{DS}$ tuân theo định luật Ohm, kênh dẫn đóng vai trò như một điện trở nên còn gọi là vùng điện trở (Ohmic) được thể hiện bằng đoạn OA trên hình 5.3.




*Hình 5.3: Đặc tuyến ngõ ra của JFET kênh n khi $V_{GS}$= 0 và thay đổi $V_{DS}$> 0*




*Hình 5.4: Hiện tượng thắt kênh dẫn*

Khi $V_{DS}$ tăng vượt qua giá trị của $V_P$ , điện áp phân cực ngược tăng nên điểm thắt sẽ lan rộng ra về phía cực S. Bề rộng vùng ngèo giảm nhưng lực hút hạt dẫn từ nguồn $V_{DD}$ tăng tạo nên một vùng đặc biệt có dòng $I_D$ không đổi dược gọi là vùng thắt kênh hay vùng bảo hoà, tương đương với đoạn AB trên hình 5.3. Do đó có thể nói khi điện áp $V_{DS} > V_P$ thì JFET có đặc tính như một là nguồn dòng $I_D = I_{DSS}$ có giá trị không phụ thuộc vào $V_{DS}$, còn giá trị điện áp $V_{DS}$ phụ thuộc vào tải.




*Hình 5.5. Hiện tượng thắt kênh lan rộng về phía cực S.*




*Hình 5.6. Mạch tương đương nguồn dòngcủa JFET kênh n khi $V_{GS}$ = 0; $V_{DS}$> $V_P$.*

Kí hiệu $I_{DSS}$ chính là dòng điện từ cực máng D đến cực S trong trường hợp ngắn mạch (Short) G-S, quan sát đường cong đặc tính cho thấy:

*$I_{DSS}$ là dòng điện cực máng cực đại của JFET và được xác định bởi điều kiện $V_{GS}$= 0 và $V_{DS}$>/$V_P$/.* Giá trị $I_{DSS}$ là cố định đối với mỗi JFET.

Chú ý trong hình 5.3, điện áp $V_{GS} = 0$ trên toàn bộ đường cong.

Kí hiệu ***Vp (pinch off voltage)*** là điện áp tại đó bắt đầu xảy ra hiện tượng thắt kênh, còn gọi là điện áp thắt kênh hay điện áp nghẽn và có giá trị cố định với mỗi JFET.

Nếu tiếp tục $V_{DS}$ quá lớn thì chuyển tiếp pn của JFET sẽ bị đánh thủng dòng điện $I_D$ tăng vọt được thể hiện bằng đoạn BC trên hình 5.3.

**b. Trường hợp $V_{GS}$ < 0, $V_{DS}$ có giá trị dương:**

Điện áp từ cực G đến cực S kí hiệu là $V_{GS}$ chính là điện áp điều khiển của JFET. Cũng giống như các giá trị khác nhau của đường cong dòng điện $I_C$ theo $V_{CE}$ được thiết lập từ các giá trị khác nhau của dòng $I_B$ đối với BJT, thì đường cong của dòng điện $I_D$ theo $V_{DS}$ được thiết lập từ các giá trị khác nhau của của điện áp $V_{GS}$ đối với JFET.

Khi phân cực $V_{GS}$ âm thì điện áp phân cực ngược chuyển tiếp pn của JFET tăng hơn so với trường hợp $V_{GS}$= 0. Vì thế hiện tượng thắt kênh sẽ xảy ra sớm hơn khi $V_{DS}$= Vp+ $V_{GS}$, thay vì $V_{DS}$= $V_P$ như khi phân cực $V_{GS}$= 0, điện trở kênh dẫn tăng hơn nên giá trị dòng $I_D$ bảo hoà sẽ giảm dần và hiện tượng đánh thủng cũng xảy ra sớm hơn. Nếu tiếp tục giảm $V_{GS}$ âm dần thì dòng $I_D$ bảo hoà giảm dần. ***Khi*** $V_{GS} = -V_P = V_{GS(off)}$ ***thì dòng máng*** $I_D$ ***giảm xuống bằng 0 do lúc này vùng nghèo mở rộng và hoàn toàn choán hết chỗ của kênh dẫn***.




*Hình 5.7. Phân cực $V_{GS}$=-1V*




*Hình 5.8. Đặc tuyến Vôn- Ampe của JFET kênh n*

***Lưu ý rằng giá trị*** $V_{GS\,(off)}$ ***và*** $V_P$ ***bằng độ lớn nhưng trái dấu***

**c. Điện trở được điều khiển bởi điện áp:**

Vùng bên trái của điểm thắt trong hình 5.8 được xem như vùng ohmic hoặc vùng điện trở điều khiển bởi điện áp. Trong vùng này JFET thực sự có vai trò như là một biến trở (có thể sử dụng cho hệ thống tự động điều khiển độ lợi) mà giá trị điện trở có thể được điều khiển bởi điện áp cung cấp $V_{GS}$. Chú ý trong hình độ dốc của mỗi đường cong và do đó điện trở của JFET giữa cực D và S khi $V_{DS} < V_P$ là một hàm của $V_{GS}$. Khi $V_{GS}$ trở nên âm và càng âm thì độ dốc của đường cong trở nên nằm ngang tương ứng với các mức điện trở đang tăng. Phương trình sau sẽ cung cấp tính giá trị điện trở theo điện áp $V_{GS}$:

$$r_d = \frac{r_0}{(1 - \frac{V_{GS}}{V_{GS(off)}})^2} \qquad (5.3)$$

Trong đó $r_0$ là điện trở kênh dẫn khi $V_{GS}$ = 0V

$r_d$ là điện trở kênh dẫn tại một giá trị đặc biệt của $V_{GS}$.

**d. Vùng thắt kênh – Vùng bảo hoà**

Ta thấy rằng, trong vùng bảo hoà này giá trị dòng điện $I_D$ không phụ thuộc vào $V_{DS}$ mà phụ thuộc vào $V_{GS}$ theo phương trình Shockley. Hay nói cách khác $I_D$ bị điều khiển bởi $V_{GS}$.

$$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_{GS(off)}}\right)^2 \qquad (5.4)$$

Dấu mũ 2 trong phương trình cho thấy mối liên hệ giữa $I_D$ và $V_{GS}$ là không tuyến tính, tạo ra một đường cong tăng theo hàm mũ khi tăng giá trị của $V_{GS}$. Các đường cong chuyển có thể có được bằng cách dùng phương trình Shockley hoặc từ đặc tuyến ngõ ra như hình 5.9.




*Hình 5.9. đặc tuyến truyền đạt và đặc tuyến ngõ ra của JFET kênh n.*

Tương tự ta có đặc tuyến truyền đạt của JFET kênh p với Vp mang giá trị âm như hình 5.10.




*Hình 5.10: Đặc tuyến truyền đạt của JFET kênh p.*

### 5.1.3. Các thông số giới hạn của JFET:

Thực tế, JFET bị giới hạn bởi một số thông số về dòng, áp, công suất của từng mối nối, tần số, nhiệt độ, … Nếu JFET hoạt động quá giới hạn sẽ dẫn đến hư hỏng. Các thông số này, ta có thể tìm thấy trong datasheet của linh kiện mà nhà sản xuất cung cấp, có thể tải trên mạng. Một số thông số thông dụng nhhư

- Điện áp cực đại $V_{DSmax}$, $V_{DG\ max}$
- Điện áp phân cực ngược cực đại của mối nối GS
- Công suất tiêu tán cực đại.

$$P_D = V_{DS} I_D$$

- Nhiệt độ lưu trữ
- Nhiệt độ mối nối pn

- Bảng thông số và đường cong được xác định trên bởi các giá trị tại điểm thắt ứng với mỗi giá trị của $V_{GS}$ xác định vùng hoạt động khuếch đại tuyến tính được trình bày ở hình 5.11.




- *Hình 5.11. Vùng hoạt động cho phép của JFET.*

### 5.1.4. So sánh giữa BJT và JFET:

Sự khác nhau cơ bản giữa 2 loại transistor là: transistor BJT là linh kiện được điều khiển bằng dòng, dòng điện $I_C$ là hàm của dòng $I_B$ trong khi đó transistor JFET là linh kiện được điều khiển bằng áp dòng $I_D$ ngõ ra của JFET là hàm của $V_{GS}$.

Cũng giống như BJT có 2 loại: npn và pnp thì JFET cũng có 2 loại JFET kênh n và JFET kênh p. Tuy nhiên điều quan trọng cần phải nhớ là BJT là 1 linh kiện có cực tính (bipolar) – kí tự *bi* cho biết dòng điện chạy qua chuyển tiếp pn là dòng của hai loại hạt tải đa số: điện tử trong bán dẫn loại n và lỗ trống trong bán dẫn loại p. Còn JFET là 1 linh kiện không có cực tính (unipolar) dòng điện chỉ phụ thuộc vào hạt tải đa số của kênh dẫn, cụ thể là điện tử (kênh n) hoặc lỗ trống (kênh p).

Một trong những đặc tính quan trọng nhất của FET là tổng trở vào rất cao. Tổng trở vào của FET có thể đạt tới vài trăm MΩ - lớn hơn rất nhiều điện trở vào của BJT – đây chính là một đặc tính quan trọng của FET trong thiết kế các hệ thống khuếch đại ac tuyến tính mà phần mạch khuếch đại dùng FET sẽ trình bày.

Ngược lại BJT có độ nhạy cao hơn về sự thay đổi tín hiệu cung cấp ngõ vào. Sự thay đổi dòng điện ngõ ra của BJT thường lớn hơn nhiều so với FET với cùng một điện áp tín hiệu vào. Chính vì lý do này mà độ lợi điện áp trung bình của mạch khuếch đại transistor BJT lớn hơn FET.

Thường thì FET ổn định nhiệt độ hơn BJT và FET có cấu trúc nhỏ hơn BJT rất thích hợp cho việc chế tạo IC.







**JFET** **BJT**

$$I_D = I_{DSS}\left(1-\frac{V_{GS}}{V_{GS(off)}}\right)^2 \qquad I_C = \beta I_B$$

$$I_D = I_S \qquad I_C \cong I_E$$

$$I_G = 0A \qquad V_{BE} = 0{,}7V$$

## 5.2. TRANSISTOR TRƯỜNG MOSFET

MOSFET(Metal Oxide Semiconductor FET) là một loại transistor có dòng điện bị điều khiển bởi điện áp giống như JFET nhưng khác với JFET ở điểm nó có cực cổng cách ly nên nó còn được gọi là FET có cực cổng cách ly. MOSFET có 2 loại D-MOSFET và E-MOSFET.

### 5.2.1. MOSFET kênh có sẵn (D_MOSFET – Deleption MOSFET):

**a. Cấu trúc:**

Cấu trúc và kí hiệu của MOSFET kênh có sẵn kênh n và kênh p được trình bày như hình 5.11.









*Hình 5.12. Cấu trúc và kí hiệu của D_MOSFET kênh n và p*

Trên phiến bán dẫn loại p, người ta khuếch tán tạo ra hai vùng bán dẫn loại n ở hai đầu khối bán dẫn tạo nên cực D (Drain – Cực máng) và S(Source – Cực nguồn), nối giữa hai vùng bán dẫn này là một kênh dẫn được tạo thành cùng loại bán dẫn n. Trên toàn bộ khối bán dẫn người ta phủ một lớp màng $SiO_2$ cách điện. Trên bề mặt lớp $SiO_2$ đặt một điện cực kim tiếp xúc đưa ra làm cực G (Gate – Cực cổng). Ở hai đầu phiến bán dẫn, khoét xuyên qua lớp $SiO_2$, đặt hai điện cực tiếp xúc với hai vùng bán dẫn loại n đưa ra thành cực D và S. Trên phiến bán dẫn loại p người ta cũng đặt điện cực kim loại đưa ra làm cực đế SS (Substrate). Thông thường, cực đế được nối chung với cực S. Vì thế ta có hai loại kí hiệu, cực đế nối chung cực S hay cực đế không nối chung cực S. Trên đây là mô tả cấu tạo D-MOS kênh n. Tương tự ta có cấu tạo của D-MOS kênh p.

**b. Nguyên lý hoạt động cơ bản và các đặc tính vôn - ampe:**

Sau đây ta sẽ giải thích hoạt động của D-MOS kênh n. Hoạt động của D-MOS kênh p cũng tương tự.

***Để JFET hoạt động ta cần phân cực hai mối nối DS và GS. Trong đó phân cực DS sao cho các hạt dẫn đa số đi từ cực S sang kênh dẫn và qua cực D (vì thế cực S có tên là cực nguồn Source)***

Như cấu trúc của D-MOSFET ta thấy cực G là cách ly nên luôn có

$$I_G \approx 0$$

Với điện áp $V_{DD}$ phân cực cho mối nối DS như hình 5.13 thì điện tử bị hút về phía cực dương của nguồn $V_{DD}$ tạo nên dòng $I_D$ theo chiều ngược lại đổ vào cực D chạy dọc theo kênh dẫn và đổ ra ở cực S nên ta luôn có

$$I_D = I_S$$

Khi cố định $V_{GS}$ tăng dần $V_{DS}$ với điện áp dương thì điện áp phân cực ngược chuyển tiếp pn tăng, hoạt động D-MOS giống như hoạt động JFET cũng có 3 vùng: điện trở, thắt kênh, đánh thủng (hình 5.15) .

Khi $V_{GS}$= 0 thì giống với JFET dòng điện $I_D$ được gọi là $I_{DSS}$ (dòng điện từ cực máng sang cực nguồn khi ngắn mạch- short GS).




*Hình 5.13. Phân cực D-MOS với $V_{GS}$ = 0V*

Khi $V_{GS}$ âm thì do hiện tượng cảm ứng điện từ các điện tử trong kênh dẫn bị đẩy về phía bán dẫn cực nền loại p. Tuỳ theo giá trị điện áp phân cực cho GS âm nhiều hay ít mà lượng điện tử bị đẩy ra nhiều hay ít và mức độ tái hợp giữa các điện tử và lỗ trống trong bán dẫn nền p sẽ xảy ra nhiều hay ít. Sự tái hợp này sẽ làm giảm các điện tử tự do di chuyển trong kênh dẫn làm giảm dòng điện $I_D$ chạy trong kênh dẫn so với dòng $I_{DSS}$. Khi $V_{GS}$= $V_{GS(off)}$ thì dòng điện $I_D$ = 0.

***Lưu ý rằng giống JFET $V_{GS(off)}$= -Vp với Vp là điện áp thắt kênh***




*Hình 5.14. Phân cực D-MOS với $V_{GS}$ < 0.*

Khi phân cực điện áp $V_{GS}$ dương quá trình sẽ xảy ra ngược lại. Điện áp dương sẽ hút các điện tử từ chất bán dẫn nền loại p sẽ làm tăng thêm số lượng điện tử trong kênh dẫn và làm dòng điện $I_D$ tăng lên lớn hơn $I_{DSS}$. Lưu ý các điện từ lấy từ miền nền p chỉ tập trung tại kênh dẫn không bị hút về phía cực G do cực G là cách ly.

Thay đổi các giá trị khác nhau của $V_{GS}$ ta được một họ đặc tuyến như hình 5.15.

Đặc tuyến D – MOS kênh n gồm hai vùng rõ ràng. Vùng có dòng $I_D < I_{DSS}$ gọi là vùng nghèo




*Hình 5.15. Đặc tuyến truyền đạt và đặc tuyến ngõ ra của D_MOSFET kênh N.*

hay còn gọi là vùng giảm – depletion (số lượng hạt dẫn trong kênh dẫn giảm so với khi $V_{GS}= 0$) và vùng có $I_D > I_{DSS}$ được gọi là vùng giàu hay vùng tăng – enhancement (số lượng hạt dẫn trong kênh dẫn tăng so với khi $V_{GS}= 0$).

Tương tự như JFET, dòng điện $I_D$ của D-MOSFET bị điều khiển bởi điện áp $V_{GS}$ theo phương trình Shockley. ***Lưu ý rằng khác với JFET dòng điện $I_D$ của D-MOSFET có thể lớn hơn $I_{DSS}$ khi $V_{GS} > 0$ (loại n) và $V_{GS} < 0$ (loại p).***

Phương trình Shockley $$I_D = I_{DSS}\left(1 - \frac{V_{GS}}{V_{GS(off)}}\right)^2$$

Tương tự ta có đặc tuyến của D-MOS kênh p như hình 5.16




*Hình 5.16. Đặc tuyến truyền đạt và đặc tuyến ngõ ra của D-MOS kênh p*

### 5.2.2. MOSFET kênh cảm ứng (E_MOSFET – Enhancement MOSFET):

#### a. Cấu trúc:

Cấu trúc của MOSFET cảm ứng (hay còn gọi là MOSFET kênh chưa có sẵn) kênh n và p được trình bày như hình 5.16. ***Chú ý cấu trúc của E-MOSFET tương tự cấu trúc D-MOSFET nhưng không có kênh dẫn nối giữa cực D và cực S.***




*Hình 5.17. Cấu trúc và kí hiệu của E_MOSFET a. kênh n; b. kênh p.*

#### b. Nguyên lý hoạt động và đặc tuyến Vôn – Ampe

***Để E_MOSFET hoạt động cần phân cực DS và GS***. Cụ thể như sau.

Phần này giải thích hoạt động của E-MOS loại n. Tương tự loại p được giải thích tương tự.

Để E-MOS có thể hoạt động được thì rõ ràng cần phải thiết lập kênh dẫn nối giữa cực D và S. ***Khi $V_{GS} \leq 0$ do hiện tượng cảm ứng điện từ thì không thể hình thành kênh dẫn nên dòng $I_D = 0$.***

Khi điện áp $V_{GS}$ được thiết lập ở giá trị dương lớn hơn 0V như hình 5.18 do hiện tượng cảm ứng điện từ các lỗ trống trong chất bán dẫn nền loại p nằm dọc theo lớp oxid $SiO_2$ để rời khỏi vùng này và đi vào vùng sâu hơn của chất nền loại p. Kết quả tạo nên một vùng nghèo nằm gần lớp ngăn cách $SiO_2$ không có lỗ trống. Cùng lúc đó điện tử trong chất nền p (thuộc hạt tải thiểu số) sẽ bị hút về cực G và tích lũy tạo thành một vùng mang điện tích âm gần bề mặt của lớp $SiO_2$ . Lớp $SiO_2$ và đặc tính cách điện của nó sẽ ngăn chặn các điện tử này di chuyển về cực G.




*Hình 5.18. Sự hình thành kênh dẫn trong E_MOSFET kênh n khi $V_{GS} > 0$.*

Khi điện áp $V_{GS}$ tăng đạt đến giá trị ***điện áp ngưỡng $V_{Th}$ (threshold) còn được kí hiệu là $V_T$*** thì sự số lượng các điện tử tập trung gần mặt phẳng lớp $SiO_2$ tăng đủ có thể tạo thành 1 kênh dẫn giữa 2 cực D và S và dòng điện $I_D$ xuất hiện. Khi điện áp $V_{GS}$ tăng vượt qua điện áp ngưỡng thì lực hút càng tăng dẫn đến mật độ của các hạt tải tự do chứa trong kênh dẫn tăng nên dòng điện cực máng tăng. Vì ***E-MOSFET loại n này chỉ dẫn điện khi $V_{GS} > V_{Th}$ nên nó còn được gọi là MOSFET loại tăng.***

Tuy nhiên nếu $V_{GS}$ là hằng số và tăng điện áp $V_{DS}$, hiện tượng thắt kênh xảy ra và dòng điện cực máng sẽ tăng đến giá trị bảo hòa giống như đã xảy ra đối với JFET và MOSFET kênh có sẵn như hình 5.19.




*Hình 5.19. Sự thay đổi bề rộng kênh dẫn khi $V_{DS}$ tăng và $V_{GS}$ được cố định.*

Tương tự như JFET và D_MOSFET ứng với các giá trị $V_{GS}$ khác nhau ta được họ đặc tuyến của E_MOSFET.




*Hình 5.20. Đặc tuyến truyền đạt và ngõ ra của E_MOSFET kênh n.*

Tóm lại khi giá trị điện áp $V_{GS}$ nhỏ hơn điện áp ngưỡng ($V_{Th}$) thì dòng điện cực máng của MOSFET loại kênh cảm ứng bằng 0. Khi giá trị điện áp $V_{GS}$ lớn hơn $V_{Th}$ thì dòng điện cực máng quan hệ không tuyến tính với điện áp $V_{GS}$ bằng phương trình:

$$I_D = k\left(V_{GS} - V_{Th}\right)^2 \tag{5.5}$$

Trong đó k là hằng số phụ thuộc vào đặc tính E-MOSFET. Thông thường, giá trị k không được nêu cụ thể mà thay vào đó người ta cho toạ độ một điểm đặc biệt nào đó trên đồ thị $I_D = f(V_{GS})$ là ($I_D$(on), $V_{GS}$(on)). Dựa vào dữ kiện nay ta có thể suy ra giá trị của k từ phương trình (5.5) như sau:

$$k = \frac{I_{D(on)}}{(V_{GS(on)} - V_{Th})^2} \tag{5.6}$$

Tương tự, ta có đặc tuyến của E-MOSFET loại p như sau:




*Hình 5.21. Đặc tuyến truyền đạt và đặc tuyến ngõ ra của E-MOSFET kênh p*

## TÀI LIỆU THAM KHẢO

[1]. Nguyễn Đình Phú, Trương Thị Bích Ngà – "Bài giảng Điện tử cơ bản 1, 2" – Trường ĐH Sư phạm Kỹ thuật Tp. HCM, 2008.
[2]. Lê Phi Yến, Lưu Phú, Nguyễn Như Anh - "Kỹ thuật Điện tử" – Nhà xuất bản Đại học Quốc gia, 2005.
[3]. Ts. Nguyễn Viết Nguyên – "Giáo trình Linh kiện điện tử và ứng dụng" – Nhà xuất bản giáo dục, 2004.
[4]. Lê Tiến Thường – "Giáo trình Mạch Điện tử 1, 2" - Nhà xuất bản Đại học Quốc gia Tp. HCM, 2000.
[5]. Thomas L. Floyd – "Electronic Devices" – Pearson Education International.
[6]. Richardc. Jaeger, Travis N. Blalock – "Microelectronic Circuits Design"